

Вопрос 1.

дай бог с нейронкой сделать

Вопрос 2.

Для заданных значений входных сигналов указать значение сигнала на выходе (выходах)

Приводится обозначение типового комбинационного логического устройства: шифратора (8:3, 10:4);


дешифратора (3:8, 4:10), с прямыми или инверсными выходами; мультиплексора (4:1, 8:1);

демультиплексора (1:4, 1:8); полусумматора, полного 1-разрядного сумматора, 4-разрядного сумматора.



Указываются значения входных переменных. Разрешающий вход E может быть прямым или инверсным, может отсутствовать.

MX-DMX

A_1	A_0	E	Y
0	0	0	X_0
0	1	0	X_1
1	0	0	X_2
1	1	0	X_3
X	X	1	0




CD-DC




HS

A	B	S'	P
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1




SM

P_{i-1}	A_i	B_i	S'_i	P_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



Вопрос 3. По заданным осциллограммам входных сигналов построить осциллограмму выходного сигнала. На осциллограммах обязательно выделять моменты синхронного срабатывания и асинхронной установки/сброса. Обязательно учитывать исходные состояния (момент $t=0$ на выходных осциллограммах). Можно (но необязательно) давать текстовые пояснения.


- По фронту
- По спаду



$S = R = 0$ – смотреть по D
 $S = 1, R = 0$ – будет 1
 $S = 0, R = 1$ – будет 0
 Если D на ТУ 0 – будет 0
 Если D на ТУ 1 – будет 1

В случае без S смотрим на D пока $R = 0$.
 $R = 1$ – будет 0

В случае инверсных R и S – по R и S все наоборот



$S = R = 0$ – смотреть по J и K

$S = 1, R = 0$ – будет 1

$S = 0, R = 1$ – будет 0


$J = K = 0$ – будет то, что было до ТУ

$J = 1, K = 0$ – будет 1

$J = 0, K = 1$ – будет 0




$J = K = 1$ – выход будет меняться каждый ТУ

В случае инверсных R и S – по R и S все наоборот



Смотреть на число на выходе и прибавлять 1 с каждым ТУ пока R = 0. Когда R = 1 – все будут 0

В случае инверсного R – по R все наоборот



Вопрос 4.

1. Основные логические функции. Основные типы логических элементов: выполняемая функция, таблица истинности, обозначение. Основные параметры цифровых ИМС.

Функция	Таблица истинности	Название ЛЭ	Обозначение (ГОСТ)	Зарубежн. обозначение															
Отрицание $Y = \bar{X}$	<table><tr><th>X</th><th>Y</th></tr><tr><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td></tr></table>	X	Y	0	1	1	0	Инвертор											
X	Y																		
0	1																		
1	0																		
Конъюнкция (лог. умножение, операция «И», «AND») $Y = X_1 \wedge X_2$ или $Y = X_1 X_2$	<table><tr><th>X1</th><th>X2</th><th>Y</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	X1	X2	Y	0	0	0	0	1	0	1	0	0	1	1	1	Элемент 2И		
X1	X2	Y																	
0	0	0																	
0	1	0																	
1	0	0																	
1	1	1																	
Дизъюнкция (лог. сложение, операция «ИЛИ», «OR») $Y = X_1 \vee X_2$ или $Y = X_1 + X_2$	<table><tr><th>X1</th><th>X2</th><th>Y</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	X1	X2	Y	0	0	0	0	1	1	1	0	1	1	1	1	Элемент 2ИЛИ		
X1	X2	Y																	
0	0	0																	
0	1	1																	
1	0	1																	
1	1	1																	
Сложение по модулю 2, «ИСКЛЮЧАЮЩЕЕ ИЛИ», «XOR» $Y = X_1 \oplus X_2$	<table><tr><th>X1</th><th>X2</th><th>Y</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	X1	X2	Y	0	0	0	0	1	1	1	0	1	1	1	0	Элемент ИСКЛ.ИЛИ		
X1	X2	Y																	
0	0	0																	
0	1	1																	
1	0	1																	
1	1	0																	
Операция И-НЕ («штрих Шеффера», «NO-AND») $Y = \overline{X_1 \wedge X_2}$ или $Y = \overline{X_1 X_2}$	<table><tr><th>X1</th><th>X2</th><th>Y</th></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	X1	X2	Y	0	0	1	0	1	1	1	0	1	1	1	0	Элемент 2И-НЕ		
X1	X2	Y																	
0	0	1																	
0	1	1																	
1	0	1																	
1	1	0																	
Операция ИЛИ-НЕ («стрелка Пирса», «NO-OR») $Y = \overline{X_1 \vee X_2}$ или $Y = \overline{X_1 + X_2}$	<table><tr><th>X1</th><th>X2</th><th>Y</th></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	X1	X2	Y	0	0	1	0	1	0	1	0	0	1	1	0	Элемент 2ИЛИ-НЕ		
X1	X2	Y																	
0	0	1																	
0	1	0																	
1	0	0																	
1	1	0																	

2. Схема базового элемента ТТЛ 2И-НЕ. Принцип работы.

ИМС ТТЛ. Анализ работы элемента ТТЛ 2И-НЕ

Если хотя бы на одном из входов лог. 0, то соотв. переход эмиттер-база VT1 открыт. $U_{B1} \approx 1В$ недостаточно для отпира-ния переходов коллектор-база VT1 и эмиттер-база VT2 и VT4. Поэтому VT2 и VT4 закрыты, VT3 открыт. На выходе $U_{ВВХ}^1$, т. е. $Y=1$.
 $I_{ВВХ}^1$ очень мал, т. к. является обрат-ным током закрытого перехода эмит-тер-база VT1'' (не более 40 мкА).


$X1=X2=1$
Переходы база-эмиттер VT1 закрыты, тогда открывается переход коллектор-база VT1. Открывается VT2, открывает-ся VT4 и закрывается VT3. На выходе $U_{ВВХ}^0$, т. е. $Y=0$.
 $I_{ВВХ}^0$ сравнительно велик.

X1	X2	Y
0	0	1
0	1	1
1	0	1
1	1	0

3. Схема базового элемента ТТЛ 2И-НЕ с открытым коллектором. Принцип работы.

ИМС ТТЛ (ТТЛШ) с открытым коллектором


Назначение – использование в устройствах на основе ИМС ТТЛ (ТТЛШ), которые должны управлять работой устройств, подключенных к источнику питания с напряжением не равным +5 В.



Транзистор VT3 может быть более мощным, чем в обычных элементах ТТЛ, что даёт возможность получать ток нагрузки, превышающий $I_{\text{вых}}^0$ обычного элемента ТТЛ (до 100 мА).

5. Схема инвертора КМОП. Принцип работы.

ИМС КМОП



Параметры различных типов ИМС КМОП

Серии ИМС	$U_{\text{п}}$, В	$t_{\text{зр}}$, нс	P_1 , мВт	$I_{\text{вых}}^0$, мА	$I_{\text{вых}}^1$, мА	$I_{\text{вх}}^0$, мА	$I_{\text{вх}}^1$, мА	$K_{\text{р}}$	$F_{\text{ПЕР}}$, МГц
564	3...15	40	0,0025 (1 МГц)	0,5...1	0,5...1	0,003	0,003	50	8
K561 (CD40---A)									
1564 (54HS)	2...6	10	0,0025 (1 МГц)	5	5			50	50
KP1564 (74HS)									
1554 (54AC)	2...6	3,5	0,0025	24	24			50	150
KP1554 (74AC)									

Особенности ИМС КМОП:

- очень малая потребляемая мощность (существенно меньше, чем у ИМС ТТЛ)
- широкий диапазон напряжения питания
- $U_{\text{вых}}^0$ близки к 0, $U_{\text{вых}}^1$ близки к $U_{\text{п}}$
- очень малые входные токи, высокий $K_{\text{р}}$
- выходные токи лог. 1 и лог 0 равны и сравнительно малы (кроме K1554)
- быстродействие сравнительно низкое, в основном ниже, чем у ИМС ТТЛ (кроме K1554)
- высокая помехоустойчивость (выше, чем у ИМС ТТЛ)
- малое число элементов (меньше, чем в ИМС ТТЛ)

6. Схема базового элемента КМОП 2И-НЕ. Принцип работы.

Базовым элементом серии КМОП является элемент И-НЕ (рисунок 19.9).




Рисунок 19.9 - Схема логического элемента И-НЕ серии КМОП

Схема строится на транзисторах с индуцированным каналом: верхний этаж на *p*-канальных, а нижний на *n*-канальных транзисторах. Рассмотрим работу схемы. Если на входы и поданы положительные напряжения близкие к *E*, то верхняя пара транзисторов будет закрыта, т.к. напряжение между затвором и подложкой меньше порогового, а нижняя пара транзисторов будет открыта за счет положительного напряжения на затворе относительно подложки. Напряжение на выходе равно нулю (логический «0»). При подаче нулевого уровня хотя бы на один вход, один из верхних транзисторов будет открыт, т.к. к его затвору относительно подложки будет приложено отрицательное напряжение $-E$, а один из нижних транзисторов будет закрыт, т.к. напряжение на затворе его относительно подложки меньше порогового. Напряжение на выходе будет иметь высокий уровень, близкий к *E*, что соответствует логической «1».

7. Алгоритм синтеза комбинационных цифровых устройств. Арифметический метод минимизации. Применение карт Карно.

(Как в дз1)

Составляем выражение суммы из всех элементов таких, что выходной сигнал 1.

Пример:

X₁ X₂ Y

0 0 1

0 1 0

1 0 0

1 1 1

$$Y = \overline{X_1} \cdot \overline{X_2} + X_1 \cdot X_2$$

Упростить и готово.

Карно

Пример для элементов с тремя входами

A \ BC	00	01	11	10
0				
1				

Соседние ячейки объединяются по 2 в 1.

X ₁ \ X ₂	0	1
0	1	0
1	0	1

8 Шифраторы. Определение, принцип работы. Таблица истинности и схема шифратора 8:3 (10:4)
 Шифратор — логическое устройство, выполняющее логическую функцию — преобразование позиционного n-разрядного кода в m-разрядный двоичный, троичный или k-ичный код.

10:4 значит, что 10 входных преобразуются в четырехзначное двоичное на выходе.

8:3 – одна из 8 цифр в трехзначное двоичное на выходе.



Рис. 3.35

9 Дешифраторы. Определение, принцип работы. Таблица истинности и схема дешифратора 3:8




Рис. 3.38


Дешифратор в цифровой электронике — комбинационная схема, преобразующая n-разрядный двоичный, троичный или k-ичный код в ичный одинединичный код, где — основание системы счисления.

10. Мультиплексоры. Определение, принцип работы, общее уравнение. Таблица состояний и схема мультиплексора 2:1 (4:1)

Мультиплéксор — устройство, имеющее несколько сигнальных входов, один или более управляющих входов и один выход. Мультиплексор позволяет передавать сигнал с одного из нескольких входов на один выход; при этом выбор желаемого входа осуществляется подачей соответствующей комбинации управляющих сигналов.

Обобщённое уравнение:

$$Y = D_0 \cdot \overline{A_1} \cdot \overline{A_0} + D_1 \cdot \overline{A_1} \cdot A_0 + D_2 \cdot A_1 \cdot \overline{A_0} + D_3 \cdot A_1 \cdot A_0$$



11. Пример наращивания разрядности мультиплексоров: реализация мультиплексора 16:1 на основе мультиплексоров 4:1


Мультиплексор $n=1$ („только один“)

— комбинационное устройство, которое осуществляет передачу информации с одного из n входов на один выход, при этом номер этого входа соответствует двоичному коду, поданному на адресные входы мультиплексора

«Нарастить разрядность мультиплексора»

Если требуется номин. на один выход.
большое число, то этого может добиться
путём каскадирования мультиплексоров с
меньшим числом входов

Пирамидная каскадирование. Каскадирования использовать как адресных, так и разрешенных входов



Могут использовать мультиплексоры как универсальный цифровые узлы, с помощью которых могут реализовать любую магическую функцию. При этом однако число переменных не должно превышать число адрес. число мультиплексора, так именно на адрес входа мультипликатора должны будут подаваться входные переменных

Число входных должна совпадать число строк ТИ. Разрядность адресных входов должна совпадать числом выходных переменных

← матрица И-И


X_2	X_1	X_0	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

Можно на каждый выходной X_i подать значения логические функции для i -ой строки таблицы истинности

12. Демультимплексоры. Определение, принцип работы, общее уравнение. Таблица состояний и схема демультимплексора 1:2 (1:4)


Демультимплексор - называется комбинированное устройство с одним входом и п-выходом, коммутирует сигнал на один из выходных, при этом номер выходного, подсоединенный к входному соответствует двоичному коду, поданному на адрес входного демультимплексора

$1:n$, $n=2^k$, k -количество адрес. вх



Помимо адресных и информационных входов, также могут быть разрешенные (запрещенные) входы

Демультимплексор также могут каскадер.




1:4

$$\begin{aligned} Y_0 &= X \bar{A}_0 \bar{A}_1 \\ Y_1 &= X A_0 \bar{A}_1 \\ Y_2 &= X \bar{A}_0 A_1 \\ Y_3 &= X A_0 A_1 \end{aligned}$$

A_0	A_1	X	Y_0	Y_1	Y_2	Y_3
0	0	X	0	0	0	0
1	0	0	X	0	0	0
0	1	0	0	0	X	0
1	1	0	0	0	0	X

$$Y_i = m_i X$$

МИХ и РМИХ КМОП состоят на основе аналогов ключей которые управляются цифровыми сигналами. Управление ключами осуществляется с помощью дешифратора



Таким образом, замкнутым будет ключ, номер которого соответствует двоичному коду, по данному на вход

Ключи являются двух., то данные микросхем могут использоваться как МИХ и РМИХ.

МИХ и РМИХ КМОП могут коммутировать не только цифровой, но и аналоговый сигнал

13. Схема, таблица состояний и логические функции полусумматора

Значит, чтобы произвести правильное сложение двух двоичных одnorазрядных чисел A и B , нужно дополнительно к получению суммы S (по модулю 2) еще сформировать (осуществить) единицу переноса (при сложении двух единиц) в старший разряд – C_{i+1} . Для формирования сигнала переноса в суммирующее устройство включается двухходовая схема И. Полученная схема, приведенная на рис. 5.12,а, называется полусумматором.




Рис. 5.12

Полусумматор суммирует два двоичных одnorазрядных числа ($A \oplus B$), образуя при этом сумму S по табл. 5.14, и формирует сигнал переноса в старший разряд C_{i+1} . Таблица истинности полусумматора представлена табл. 5.15. Логические уравнения для суммы S и переноса C_{i+1} имеют вид


$$S = (A \oplus B) = \bar{A} \cdot B + A \cdot \bar{B}, \quad (5.9)$$

$$C_{i+1} = A \cdot B. \quad (5.10)$$

14. Схема, таблица состояний и логические функции 1-разрядного полного сумматора

При суммировании двоичных чисел осуществляется по разрядно, при этом при суммировании i -х разрядов слагаемых A и B должен формироваться i -й разряд суммы, а также должен формироваться P_i (перенос единицы в следующую по старшинству $i+1$ разряд), ну кроме того резюмирую не должно учитываться перенос из более младшего разряда.


Такое устройство называется **одnorазрядный полный сумматор**



P_{i-1}	A_i	B_i	S_i	P_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$\begin{aligned} S_i &= \bar{P}_{i-1} \bar{A}_i B_i + \bar{P}_{i-1} A_i \bar{B}_i + \\ &\quad + P_{i-1} \bar{A}_i \bar{B}_i + P_{i-1} A_i B_i = \\ &= \bar{P}_{i-1} (\bar{A}_i B_i + A_i \bar{B}_i) + P_{i-1} (A_i \bar{B}_i + \\ &\quad + A_i B_i) = \bar{P}_{i-1} C_i + P_{i-1} \bar{C}_i = \\ &= P_{i-1} \oplus C_i = P_{i-1} \oplus (A_i \oplus B_i) \end{aligned}$$

$$\begin{aligned} P_i &= \bar{P}_{i-1} A_i B_i + P_{i-1} \bar{A}_i B_i + P_{i-1} A_i \bar{B}_i + P_{i-1} A_i B_i = \\ &= A_i B_i (\bar{P}_{i-1} + P_{i-1}) + P_{i-1} (\bar{A}_i B_i + A_i \bar{B}_i) = A_i B_i + P_{i-1} (A_i \oplus B_i) \end{aligned}$$



Для реализации суммирования

15. Реализация операции вычитания с помощью сумматора.

Реализация операция вычитание с помощью двоичных сумматоров

$$A - B = A - \sum_{i=0}^{n-1} 2^i b_i + 2^n - 2^n = A + \underbrace{\sum_{i=0}^{n-1} 2^i (1 - b_i)}_{\text{Водр.}} + 1 - 2^n = A + \text{Водр.} + 1 - 2^n$$

$$B = \sum_{i=0}^{n-1} 2^i b_i, \quad i - \text{номер разряда}$$

b_i - "0" или "1"


$$2^n = \sum_{i=0}^{n-1} 2^i b_i + 1 \quad \text{Водр. - число } B \text{ в обр. коде, т.е. в разряде "0" } \rightarrow \text{"1" и "1" } \rightarrow \text{"0"}$$

Для того, чтобы из числа A вычесть число B , следует к числу A прибавить число B , записать в обратном коде, далее прибавить единицу, а потом отбросить единицу в получ. старшем разряде

$$13 - 6$$

$$13_{10} = 1101_2$$

$$6_{10} = 0110_2 \rightarrow 6_{10}^{\text{обр.}} = 1001_2$$




12.

16. Асинхронный RS-триггер: схема на логических элементах, временные диаграммы работы, сокращенная таблица состояний, описание принципа работы

Асинхронные RS-триггеры

Простейший RS-триггер может быть построен на двух элементах 2ИЛИ-НЕ (рис. 7.1). Элементы DD1 и DD2 образуют бистабильную ячейку. Выход одного из элементов соединен с одним из входов другого. Режимы работы триггера отражены с его сокращенной таблицы истинности, а работу триггера можно проследить по приведенным временным диаграммам, построенным в соответствии с таблицей истинности. Предыдущее состояние в таблице соответствует индексу t , последующее состояние – индексу $t+1$.

Рис.7.1. Асинхронный RS-триггер: схема на логических элементах ИЛИ-НЕ, обозначение на схемах, временные диаграммы работы, сокращенная таблица истинности.



Исходное состояние триггера: $S=R=0$, $Q=0$, $\bar{Q}=1$ (на схеме символы 1 и 0 малой высоты)

В момент t_1 на S-вход подается 1, но на выходе DD1 (а значит на втором входе DD2) в этот момент ещё сохраняется 0.

На входах DD2 имеем 0 и 1, на его выходе появляется $\bar{Q}=0$, переходящий на вход DD1. Так как на входах DD1 0 и 0, на его выходе появляется $Q=1$. На выходе DD2 сохраняется 0 (т.к. на его входах 1 и 1). Таким образом, происходит запись 1 в триггер. На схеме для этого состояния даны символы 1 и 0 большей высоты, для следующих состояний символы чередуются по высоте.

В момент t_2 на S-вход подается 0, т. е. вновь $S=R=0$, что должно соответствовать режиму хранения. На входах DD1 0 и 0, поэтому сохраняется $Q=1$; на входах DD2 1 и 0, поэтому $\bar{Q}=0$. Состояние триггера не изменилось (хранение 1).

В момент t_3 на R-вход подается 1, но на выходе DD2 (а значит на втором входе DD1) в этот момент ещё сохраняется 0. На входах DD1 имеем 0 и 1, следовательно на его выходе появляется $Q=0$, переходящий на вход DD2. На входах DD2 имеем 0 и 0, поэтому на его выходе появляется $\bar{Q}=1$. Таким образом, в триггер записывается 0.

В момент t_4 на R-вход подается 0. На входах DD1 имеем 0 и 1, поэтому сохраняется $Q=0$. На входах DD2 0 и 0, поэтому $\bar{Q}=1$. Состояние триггера не изменилось (хранение 1).

В случае $S=R=1$ (на временных диаграммах не показан) на выходах обоих элементов появляется 0. Если в следующий момент на входы подать $S=R=0$, то триггер равновероятно может перейти в нулевое или единичное состояние, т. е. нормальная работа триггера прекращается. Поэтому состояние $S=R=0$ является запрещенным. Рассмотренная схема представляет собой RS-триггер с *прямым управлением* (состояние триггера меняется при подаче на вход единицы). Аналогичная схема, выполненная на элементах И-НЕ (рис.7.2), представляет собой асинхронный RS-триггер с инверсным управлением (или *триггер с инверсными входами*). Состояние данного триггера меняется при подаче на входы сигнала логического нуля.

Работу данной схемы рассмотреть самостоятельно.




Рис.7.2. Вариант схемы асинхронного RS-триггера на элементах И-НЕ: схема на логических элементах, обозначение на схемах, сокращенная таблица истинности

17. Синхронный RS-триггер: схема на логических элементах, временные диаграммы работы, сокращенная таблица состояний

Синхронные RS-триггеры

Простейший статический синхронный RS-триггер можно создать на основе схемы рис. 7.1, разместив на ее входах элементы совпадения (элементы И). Таким образом, у схемы появляется третий вход C, на который подаются тактовые импульсы (ТИ), с которыми синхронизируется работа триггера (рис.7.3). Из схемы следует, что $S'=SC$, $R'=RC$




Рис.7.3. Синхронный RS-триггер с потенциальным управлением: схема на логических элементах, обозначение на схемах, временные диаграммы работы

Из временных диаграмм следует:

- 1) если $C=0$, то при любых значениях S и R имеем $R'=S'=0$, имеем смены состояния триггера не происходит, триггер находится в режиме хранения;
- 2) запись в триггер единицы происходит при наличии ТИ и $S=1$ $R=0$ (момент t_1), когда $S'=SC=1$, $R'=RC=0$;
- 3) сброс триггера в ноль происходит при наличии ТИ и $S=0$ $R=1$ (момент t_2), когда $S'=SC=0$, $R'=RC=1$.

Синхронные триггеры по сравнению с асинхронными обладают более широкими возможностями, а также имеют более высокую помехоустойчивость. Если на входах асинхронного триггера имеется импульсная помеха (см. временные диаграммы на рис. 7.3), то триггер может переключиться по импульсу помехи так же, как и по полезному сигналу. Срабатывание синхронного триггера от импульсной помехи может быть только тогда, когда помеха по времени совпадает с ТИ. Так как длительность ТИ, как правило, очень мала, такое совпадение маловероятно.

Усложнив схему, можно дополнить синхронный триггер *асинхронными* входами, подача сигнала на них вызывает срабатывание триггера без привязки к ТИ. Асинхронные входы приоритетны по отношению к синхронным.

18. Двухступенчатый RS-триггер: схема, описание принципа работы, отличия от одноступенчатых триггеров

Двухступенчатые триггеры

Двухступенчатые триггеры представляют собой 2 ячейки памяти (2 простейших или одноступенчатых триггера), запись информации в которые происходит в разные моменты времени. Такие триггеры также называют «Ведущий-ведомый», «Мастер-помощник», «Master-slave». Первая ячейка или ступень («ведущий») служит для промежуточной записи информации, вторая («ведомый») – для последующей записи и хранения. Вторая ступень обычно представляет собой RS-триггер, ее работой управляет первая ступень, от построения которой в основном зависит работа всего двухступенчатого триггера. Однако первую ступень также можно выполнить на основе RS-триггера, а с помощью дополнительных элементов во входных цепях в итоге можно получить двухступенчатый триггер других типов.

Для примера рассмотрим работу двухступенчатого RS-триггера (рис. 7.4).

При подаче ТИ на С-вход ($C=C_1=1$) в «ведущий триггер» Т1 происходит запись 0 или 1 в зависимости от состояния S- и R-входа. Так как при этом $C_2=\bar{C}=0$, «ведомый» триггер Т2 находится в режиме хранения и не реагирует на изменение выходных сигналов Т1. По окончании ТИ, т. е. фактически по его спаду ($C=C_1=0$, $C_2=\bar{C}=1$) триггер Т1 переходит в режим хранения, информация с его выходов переписывается в Т2. Если $S=1$ и $R=0$, то с приходом ТИ $Q_1=S_1=1$ и $\bar{Q}_1=R_1=0$ и в триггер Т1 записывается единица, а по спаду ТИ единица переписывается в Т2. Аналогично, если $S=0$ и $R=1$, то с приходом ТИ $Q_1=S_1=0$ и $\bar{Q}_1=R_1=1$ и в триггер Т1 записывается ноль, а по спаду ТИ ноль переписывается в Т2.

Таким образом, двухступенчатый RS-триггер, построенный на основе статических триггеров, срабатывает по спаду ТИ подобно триггеру с динамическим управлением.

Выпускающиеся ИМС RS-триггеров имеют в обозначении типа символы TP (например 564TP2 – 4 асинхронных RS-триггера).





Рис. 7.4. Двухступенчатый RS-триггер: схема, обозначение на схемах.

19. JK-триггер: схема на логических элементах, описание принципа работы, временные диаграммы работы, сокращенная таблица состояний

JK-триггеры


JK-триггеры работают аналогично RS-триггерам. Если $J=1$ и $K=0$, то в триггер записывается единица; если $J=0$ и $K=1$, то триггер сбрасывается в ноль. Комбинация $J=K=0$ соответствует режиму хранения. В отличие от RS-триггеров, JK-триггеры не имеют запрещенных состояний. Комбинация $J=K=1$ переводит триггер в счётный режим: с каждым тактовым импульсом состояние триггера меняется на противоположное ($Q^{t+1} = \bar{Q}^t$). В большинстве случаев JK-триггеры являются синхронными, при этом могут быть двухступенчатыми или динамическими. Помимо синхронных входов J и K, могут иметь асинхронные входы. ИМС JK-триггеров имеют в обозначении типа символы ТВ (например 564ТВ1 – 2 динамических JK-триггера с записью по фронту ТИ, с асинхронными входами установки и сброса).

Двухступенчатый JK-триггер может быть построен на основе двухступенчатого RS-триггера с дополнительными обратными связями и логическими элементами во входных цепях (рис. 7.5).



Активация Windows
Чтобы активировать Wind

Рис. 7.5. Двухступенчатый JK-триггер: схема, обозначение на схемах, сокращенная таблица истинности, временные диаграммы работы.



Исходное состояние триггера: $J=K=0$, $Q=0$, $\bar{Q}=1$.

$S_1=J\bar{Q}=0$, $R_1=KQ=0$. T1 и T2 находятся в режиме хранения.

При подаче ТИ1 (момент t₁) $J=1$, но еще сохраняется $\bar{Q}=1$, поэтому $S_1=1$. При этом $K=0$, значит остаётся $R_1=KQ=0$. В триггер T1 записывается единица, а по спаду ТИ1 (момент t₁') переписывается в T2: $Q=1$, $\bar{Q}=0$.

При подаче ТИ2 вновь $J=K=0$, $\bar{Q}=0$. Тогда $S_1=J\bar{Q}=0$, $R_1=KQ=0$, T1 и T2 находятся в режиме хранения, поэтому сохраняется состояние $Q=1$, $\bar{Q}=0$.

При подаче ТИ3 (момент t₃) $K=1$, но еще сохраняется $Q=1$, поэтому $R_1=KQ=1$. При этом $J=0$, значит остаётся $S_1=J\bar{Q}=0$. Триггер T1 сбрасывается в 0, а по спаду ТИ3 (момент t₃') ноль переписывается в триггер T2: $Q=0$, $\bar{Q}=1$.

При подаче ТИ4 (момент t₄) $J=K=1$, но ещё сохраняется $Q=0$, $\bar{Q}=1$. Поэтому $S_1=J\bar{Q}=1$, $R_1=KQ=0$, происходит установка триггера T1 в единицу. По спаду ТИ4 (момент t₄') единица переписывается в T2: $Q=1$, $\bar{Q}=0$. При подаче ТИ5 (момент t₅) $J=K=1$, $Q=1$, $\bar{Q}=0$. Поэтому $S_1=J\bar{Q}=0$, $R_1=KQ=1$, происходит сброс T1 с ноль, а по спаду ТИ5 (момент t₅') ноль переписывается в триггер T2: $Q=0$, $\bar{Q}=1$. Таким образом, пока $J=K=1$, триггер действительно работает в счетном режиме.

При подаче ТИ6 (момент t₆) вновь $J=K=0$, триггеры T1 и T2 находятся в режиме хранения, на выходе T2 сохраняется $Q=0$, $\bar{Q}=1$.

Динамические JK-триггеры имеют более сложную схемотехнику (при желании можно изучить по литературе самостоятельно). Срабатывание таких триггеров происходит по фронту или спаду ТИ. Это учитывается в обозначении триггеров на схемах: буква Т одна, а на тактовом входе ставится треугольник или косая черта (рис. 7.6). Подобным образом обозначаются тактовые входы динамических D- и Т-триггеров.




Рис. 7.6. Варианты обозначения триггеров, переключаемых по фронту (а) и спаду (б) тактового импульса

JK-триггеры являются универсальными триггерами: их можно легко преобразовать в триггеры других типов (см. ниже).

20. D-триггер: схема на логических элементах, временные диаграммы работы, сокращенная таблица состояний; реализация D-триггера на базе JK-триггера

D-триггеры




Рис. 7.7. D-триггер: схема на логических элементах, реализация на основе RS-триггера; обозначение на схемах; временные диаграммы работы; сокращенная таблица истинности

D-триггеры – это синхронные триггеры с одним информационным входом. D-триггер также может быть создан на основе RS-триггера, при этом запрещенное состояние не допускается из-за использования дополнительного инвертора, вследствие чего жестко обеспечивается $S = \bar{R}$.

Из схемы следует, что если $D=1$, то $S=1$ и $R=\bar{S}=0$, поэтому триггер устанавливается в 1 с приходом ТИ. Аналогично, если $D=0$, то $S=0$ и $R=\bar{S}=1$ и с приходом ТИ триггер сбрасывается в ноль.

Название D-триггеров дано по первой букве слова delay (задержка). Из временных диаграмм следует, что выходной сигнал подобен входному, но оказывается задержанным во времени и при этом привязан к ТИ.

D-триггеры также бывают двухступенчатые и динамические. Помимо синхронных, D-триггеры могут иметь асинхронные входы. ИМС D-триггеров имеют в обозначении типа символы ТМ (например К155ТМ2 – 2 динамических D-триггера с управлением по фронту ТИ с инверсными асинхронными входами, рис. 7.8, а).

D-триггер может быть создан на основе JK-триггера аналогично использованию RS-триггера (рис. 7.8).




Рис. 7.8. Пример обозначения D-триггера с асинхронными входами установки и сброса (а); реализация D-триггера на основе JK-триггера (б).

Активация Windows

21. Т-триггеры. Временные диаграммы работы; реализация Т-триггера на базе JK- и D-триггера

Т-триггеры

Это синхронные триггеры, имеющие только один информационный, он же тактовый вход. При подаче входного импульса состояние Т-триггера изменяется на противоположное. При этом циклически повторяется счет от 0 до 1. Из временных диаграмм работы Т-триггера (рис. 7.9) следует, что выходные импульсы имеют частоту вдвое меньшую, чем входные. В составе серий ИМС Т-триггеры не производятся, при необходимости их легко получить на основе JK- или D-триггеров.




Рис. 7.9. Т-триггер: обозначение на схемах, временные диаграммы работы; реализация на основе JK- и D-триггеров

???. Реализация D-триггера и Т-триггера на базе JK-триггера. Реализация Т-триггера на базе D-триггера

Т триггеры (счетные)

- один информационный вход, он же является тактовым
- В Т-триггерах при подаче тактовых импульсов состояние триггера меняется на противоположный

Таким образом цепи повторяют счёт 0 и 1, и называется счетными

Специальные Т триггеры не выпускаются, одной из причин является то, что ты триггеры можно реализовать на основе триггера других






Схема Т-триггера 8 на основе D-триггера




ТУТ НЕ ДО КОНЦА УВЕРЕН, ДАЙ БОГ ИНТЕРНЕТ НЕ НАПИЗДЕЛ!

22. Схема, временные диаграммы и описание работы последовательного 3-разрядного (4-разрядного) счетчика


Последовательный суммирующий 3-х разрядный счетчик.



Триггеры данного счетчика срабатывают по заднему фронту счетного импульса. Вход старшего разряда счетчика связан с прямым выходом (Q) младшего соседнего разряда. Временная диаграмма работы такого счетчика приведена на рис.2. В начальный момент времени состояния всех триггеров равны лог.0, соответственно на их прямых выходах лог.0. Это достигается посредством кратковременного лог.0, поданного на входы асинхронной установки триггеров в лог.0 (R). Общее состояние счетчика можно охарактеризовать двоичным числом (000). Во время счёта на входах асинхронной установки триггеров в лог.1 поддерживается лог.1. После прихода заднего фронта первого импульса 0-разряд переключается в противоположное состояние – лог.1. На входе 1-разряда появляется передний фронт счетного импульса. Состояние счетчика (001). После прихода на вход счетчика заднего фронта второго импульса 0-разряд переключается в противоположное состояние – лог.0, на входе 1-разряда появляется задний фронт счетного импульса, который переключает 1-разряд в лог.1. Общее состояние счетчика – (010). Следующий задний фронт на входе 0-разряда установит его в лог.1 (011) и т.д. Таким образом, счетчик накапливает число входных импульсов, поступающих на его вход. При поступлении 8-ми импульсов на его вход счетчик возвращается в исходное состояние (000), значит коэффициент счета ($K_{сч}$) данного счетчика равен 8.



23. Схема, временные диаграммы и описание работы счетчика с заданным коэффициентом счета на основе 4-разрядного счетчика (могут быть варианты с $K_{сч}=10, 11, 12, 13, 14, 15$)



При подаче на вход счетчика импульсов с 1-го по 9-й по спаду импульса на выходах счетчика появляется двоичный код, соответствующий номеру входного импульса (как в двоичном счётчике). По спаду 10-го входного импульса на выходах счетчика на очень короткое время (соизмеримое с временами задержки распространения используемых в счетчике триггеров) устанавливается код 0101, на выходе элемента И появляется 1. Счётчик обнуляется, на выходах устанавливается код 0000 и на выходе элемента И также устанавливается 0, т. е. формируется столь же короткий импульс сброса.

Для примера рассмотрим схему четырехразрядного двоичного счетчика с последовательным переносом и временные диаграммы его работы (рис. 8.1).

Счетчик выполнен как последовательное соединение 4 триггеров. Используются 2-ступенчатые JK-триггеры, работающие в счётном режиме ($J=K=1$) по спаду тактового импульса. Тактовый вход каждого последующего триггера соединён с прямым выходом предыдущего. Поэтому первый триггер меняет свое состояние по спаду входного тактового импульса, второй – по спаду импульса Q0, третий – по спаду импульса Q1, четвертый – по спаду импульса Q2. На временных диаграммах для наглядности показан двоичный код на выходах счётчика. Выход первого триггера Q0 – младший разряд этого кода, Q3 – старший разряд. По спаду i -го входного импульса на выходах появляется число i в двоичном коде; с каждым следующим импульсом число, отображаемое на выходах счётчика, возрастает на единицу; по спаду 15-го импульса на всех выходах устанавливается 1, по спаду 16-го импульса счётчик сбрасывается в 0 (0 на всех выходах). Триггеры имеют асинхронные входы сброса R, соединенные между собой.

Наличие R-входа позволяет обнулить счётчик не только по достижению $K'_{сч}$, но в любой момент. В частности, таким образом можно создать счетчик с $K'_{сч} < 2^n$. В момент, когда на C-вход счётчика поступает импульс с номером $K'_{сч}$ и на выходах счётчика появляется число $K'_{сч}$ в двоичном коде, с помощью дополнительного элемента И формируется импульс сброса. Входы элемента И соединяются с теми выходами счётчика, на которых при подаче импульса с номером $K'_{сч}$ появляется 1, выход – с R-входом счетчика. На рис. 8.2 показано, как подобным образом на основе двоичного четырехразрядного счётчика можно выполнить двоично-десятичный счётчик (счётчик с $K'_{сч}=10$) и даны временные диаграммы его работы.

24. Регистры. Определение, классификация. Схема 4-разрядного регистра хранения

Регистры


— в общем случае это устройство для хранения и преобразование двоичных чисел

1. Регистры памяти
 2. Регистры сдвига
- } Основой служат триггеры (Д триггеры)

Назначение: хранение двоичных чисел в течение некоторого времени.

Для хранения требуется включать в состав регистра n-триггеры, где хранится n-разрядное число

Четырёх разрядный регистр: в простейшем случае на схеме могут показывать только триггеры, но могут в состав регистра памяти входить другие логические устройство



Регистры сдвига помимо хранения, осуществляется

Регистры

Регистрами называют последовательностные цифровые устройства для хранения и преобразования двоичных чисел. Выполняются на основе D-триггеров, число которых определяет разрядность регистра. Все регистры можно разделить на

- регистры памяти (хранения)
- регистры сдвига.

Регистр памяти – устройство для хранения n -разрядного двоичного числа в течение некоторого времени. Каждый триггер, входящий в состав регистра, сохраняет один из разрядов двоичного числа. Помимо триггеров, в состав схемы регистра могут входить дополнительные элементы, например для обеспечения режимов записи и считывания информации.

На рис. 8.4 показана схема четырёхразрядного регистра памяти и обозначение ИМС регистра. На выходах триггеров установлены элементы И, позволяющие подключать триггеры к выходам регистра ($E=1$).

1. Запись. $R=0$, $E=0$. Каждый разряд записываемого 4-разрядного числа подается на D-вход одного из триггеров. Запись происходит по фронту тактового импульса, подаваемого на C-входы всех триггеров. Т.к. $E=0$, информация каждого триггера не попадает на выходы регистра и на выходах DO0 – DO3 имеем 0.

2. Хранение. $R=0$, $E=0$, тактовый импульс отсутствует ($C=0$). В каждом триггере хранится значение одного из разрядов записанного числа. Записанное в регистр число сохраняется в нем до следующего тактового импульса либо до обнуления регистра. На выходах DO0 – DO3 0.

3. Считывание. $R=0$, $E=1$. Записанное число отображается на выходах DO0 – DO3.

4. Обнуление. $R=1$, $E=0$, все триггеры сбрасываются в 0.





Рис. 8.4. Схема четырехразрядного регистра памяти; обозначение ИМС регистра памяти.

25. Схема, временные диаграммы и описание работы 4-разрядного регистра сдвига



Как видно из временно диаграммы паспорту четвёртого так-то импульса на выходе регистра формируется двоичное число в параллельном входе, по данным на вход регистров последовательным коде. Таким образом, с помощью регистра может быть осуществлено преобразование последовательного кодов параллельный

- устройство памяти
- АЦП и ЦАП
- Микропроцессор, микроконтроллер и программные логические устройства

Регистры сдвига, помимо хранения, могут осуществлять различные преобразования над двоичными числами (временной сдвиг, преобразование последовательного кода в параллельный, арифметические и логические операции и др.). На рис. 8.5 показана схема четырехразрядного регистра сдвига и временные диаграммы его работы. Регистр построен на 4 двухступенчатых D-триггерах с объединёнными тактовыми входами, выход каждого предыдущего триггера соединён с D-входом последующего.

Из временных диаграмм видно, что входные импульсы лог. 1 или 0 с приходом ТИ появляются в начале на выходе Q0, а затем с каждым новым ТИ переходят последовательно на Q1, Q2 и Q3.




Рис. 8.5. Схема четырехразрядного регистра сдвига; обозначение ИМС регистра сдвига; временные диаграммы работы.

На вход регистра подается число 1011 в последовательном коде. Из временных диаграмм видно, что по спаду тактового импульса 4 на выходах счетчика устанавливается то же число, но в параллельном коде. Таким образом, происходит преобразование последовательного кода в параллельный.